一种加速器架构系统及一种接口芯粒

本发明涉及芯片设计技术领域，特别是涉及一种加速器架构系统及一种接口芯粒，其中，所述系统包括接口芯粒和加速器芯粒，接口芯粒包括N个第一芯粒互联接口和M种高速互联接口；第m种高速互联接口包括K(m)个高速互联接口；每个第一芯粒互联接口连接F个高速互联接口；加速器芯粒包括Q个第二芯粒互联接口；其中，接口芯粒的第i个第一芯粒互联接口和加速器芯粒的第j个第二芯粒互联接口连接。芯粒互联接口所占用的面积远低于高速互联接口。此架构的引入，既能够保证远距离高带宽传输，又可以节省加速器芯片面积；同时，当高速互联接口迭代更新时只需要更新接口芯粒，而不需要更新整个加速器芯粒。