摘要
本发明属于集成电路可测性设计的技术领域,公开了一种基于智能化算法的3D IC MBIST测试方法,通过解析存储器的空间坐标、层级归属及多维属性进行同构分组;基于改进的层间距离模型建立三维布局关系;采用层次聚类算法按空间邻近性合并存储器簇,构建最小化控制器数量的分组架构;结合多目标模拟退火算法建立动态测试调度模型,通过温度衰减机制在功耗约束下优化测试时间。本发明所述方法将空间布局、时序约束与功耗预算进行三维协同优化,解决了传统存储器内建自测试方案在3D IC中面临的面积开销与测试效率矛盾,有效应对测试温度受限条件下的叠层测试挑战,显著提升异构集成芯片的测试经济性和可靠性。
技术关键词
智能化算法
集成电路可测性设计
层次聚类算法
测试方法
模拟退火算法
功耗
解析存储器
空间坐标信息
存储器划分
内建自测试
存储器测试
邻域
层级
集成芯片
控制器
定义
叠层