摘要
本发明是一种基于12位低分辨率ADC和模拟激励信号的多纠错旋转变压器软解码系统。该发明通过最小二乘包络拟合算法,抑制相位和偏置误差引起的采样误差,提高信号处理精度;结合EQEP和频率跟踪算法:动态调整采样周期,消除信号失真时频率不匹配造成的包络拟合波动;根据电机速度变化调整拟合模型,有效降低了低分辨率ADC带来的量化误差和采样噪声。实验结果表明,该系统仅使用DSP中嵌入的12位ADC就能实现16位静态角分辨率和低动态误差,性能与商用解码器芯片相当的同时具有更低的成本,更低的延时,更灵活的配置方式。
技术关键词
包络
拟合算法
RC振荡电路
偏置误差
正弦激励信号
频率
纠错译码系统
旋转变压器
量化误差
高精度定时器
电压抬升电路
硬件加速模块
信号失真
生成低噪声
解码器芯片
高阻值电阻
周期
信号处理