基于集成电路后仿的时序分析方法、电子设备及存储介质

本申请提供一种基于集成电路后仿的时序分析方法、电子设备及存储介质，涉及芯片设计技术领域。该方法包括：根据目标集成电路中的待后仿模块对应的后仿验证环境，构建等同的STA环境；基于STA环境，检查待后仿模块的接口信号延时是否符合预设接口时序约束；若不符合，通过虚拟时序工程变更单对其进行时序修复以使接口时序收敛；配置待后仿模块作为顶层设计的STA环境，并在确定待后仿模块的内部路径符合预设时序要求时输出目标标准延迟格式文件SDF，实现了通过构建与后仿验证环境等同的STA环境，可以复现后仿环境下待后仿模块的接口时序违例并修复接口时序违例，产生目标SDF进行后仿，节省后仿时间，加速后仿模块验证时序的收敛。