基于RISC-V架构的双核异构安全处理方法及芯片

本申请公开了一种基于RISC‑V架构的双核异构安全处理方法及芯片，该方法为：当处理系统处于启动阶段时，主核初始化高级高性能总线，并通过高级高性能总线完成第一作业，以及通知从核启动并执行第二作业；主核基于从核所发送的第一哈希值，确定引导加载进程的数据完整性验证结果；当处理系统处于运行阶段时，从核基于处理系统的负载，确定扫描状态配置；从核基于扫描状态配置，执行扫描任务；从核启用第二密码算法，对用户数据进行加密；从核启用第一密码算法，获取第二哈希值；在第二哈希值与存储系统的动态可信根不相同的情况下，从核向主核发送异常通知，以使得主核进行异常处理。该方法能够提高处理系统在启动运行过程中的数据安全性。