一种适用于移相全桥拓扑原并副并的阻抗匹配均流电路

本发明公开了一种适用于移相全桥拓扑原并副并的阻抗匹配均流电路，涉及电源内的拓扑结构，在控制芯片和每个驱动芯片之间增加RC驱动延时电路，所述RC驱动延时电路包括四组或八组RC网络，每组RC网络包括第一电阻、电容和第二电阻；所述第一电阻的一端与控制芯片PWM信号引脚连接，另一端与驱动芯片信号输入端、电容一端和第二电阻的一端相连；所述电容与第二电阻并联，所述电容与第二电阻并联后，一端与驱动芯片信号输入端相连，另一端与地相连；本发明通过阻抗匹配RC网络，实现多路移相全桥主功率拓扑并联的电流均流效果。