时序收敛实现方法及计算机设备

本申请公开了一种时序收敛实现方法及计算机设备，涉及集成电路设计技术领域，获取芯片布线设计中各条时序路径对应的多种评估数据；该多种评估数据包括：基于针对芯片布线设计的时序预算得到的测试数据，以及来自设计描述文件的设计数据，通过对同一条时序路径对应的测试数据和设计数据进行分析，确定该时序路径的路径类型，基于不同路径类型对应的时序预算管理策略，调整相应时序路径的所述时序预算，以实现芯片布局设计的时序收敛。