一种基于FLASH阵列的ResNet算法加速器的数字控制电路

本发明公开一种基于FLASH阵列的ResNet算法加速器的数字控制电路，属于数字集成电路领域，本发明中时钟复位模块提供MCU和控制电路时钟及复位信号；MCU内核基于RISCV指令集，用于整个电路的控制；FLASH阵列权重烧录模块用于自动烧录权重；数据前处理模块处理卷积前的数据格式供给驱动控制模块或处理通道数据sram组中数据；状态机模块包括IDLE、READ、WRITE、ERASE、LAY0、LAY1、……LAY49、ADD、POOLING等状态；驱动控制模块给模拟驱动提供FLASH阵列控制信号；通道数据sram组用于存放存算通道数据及ADD层通道数据；卷积数据寄存器存放待卷积的卷积窗数据；数据后处理模块对卷积之后的数据进行修正、修正线性处理。本发明支持多种层数，可以灵活配置，具有灵活性高，面积较小，效率较高的优点。