一种切割道测试结构及切割方法

本发明公开了一种切割道测试结构及切割方法，属于半导体技术领域，该切割道测试结构，包括设置在晶圆上的若干个曝光区域，沿所述曝光区域的边界设置具有预定宽度的第二区域，用于设置测试键，所述曝光区域剩余区域则为第一区域，用于阵列排布若干个芯片，所述芯片之间具有切割道。通过在一个曝光区域的边界处设置第二区域，在第二区域中放置测试键，相较现有的测试键排布方式，能够大大减小测试键所占区域，同时还能解决测试键大块布局所带来的应力问题。