一种芯片仿真方法、装置、设备和介质

本发明涉及芯片仿真技术领域，特别是涉及一种芯片仿真方法、装置、设备和介质，该方法包括：在芯片的综合逻辑阶段，读入实际的布图规划后进行综合逻辑仿真，得到综合后网表，综合后网表包括：互连线延迟数据、时序库信息，布图规划包括芯片的硬核以及标准单元的具体位置信息；根据互连线延迟数据、时序库信息，生成标准延迟格式文件；读入综合后网表和标准延迟格式文件至静态时序分析工具进行综合后仿真，得到时序报告；根据时序报告确定是否存在时序问题，若存在时序问题，则对存在时序问题的路径进行修复。本申请可以快速仿真得到精准的延迟问题。