共模回损优化方法、装置、计算机设备、介质及程序产品

本发明涉及电路设计技术领域，公开了共模回损优化方法、装置、计算机设备、介质及程序产品。所述方法包括：获取基板仿真模型；基板仿真模型预先基于基板链路构建；基板链路包括基板走线和扇出区域；启动基板仿真模型，采集扇出区域共模阻抗与基板走线共模阻抗；将扇出区域共模阻抗与基板走线共模阻抗比较，以调整基板仿真模型中的伴随地孔设计值和/或核心孔设计值；获取调整后的基板仿真模型的基板走线共模阻抗、扇出区域共模阻抗及基板共模回损；若调整后的基板仿真模型的基板走线共模阻抗、扇出区域共模阻抗及基板共模回损不符合预设条件，返回启动基板仿真模型的步骤。上述方案简便易操作，进行共模回损优化的效果好。