基于RISC-V架构的处理器及其设计方法、数据处理方法、芯片及系统

本发明公开了基于RISC‑V架构的处理器及其设计方法、数据处理方法、芯片及系统，处理器包括CPU和内存，所述CPU包括多个CPU核心和第一交换模块，多个所述CPU核心与第一交换模块电连接，所述内存包括多个运算模块和第二交换模块，多个所述运算模块与第二交换模块电连接，所述第一交换模块与第二交换模块电连接；所述第一交换模块用于接收CPU核心传送的控制数据并传递给所述第二交换模块，同时记录发送控制数据的来源CPU核心的信息，所述第二交换模块用于接收所述第一交换模块传送的控制数据并分配给运算模块进行运算，所述运算模块运算完成后将运算结果数据经所述第二交换模块和第一交换模块传递给所述来源CPU核心。