用于神经网络处理器的可重构乘累加单元及处理器

本发明提出一种用于神经网络处理器的可重构乘累加单元及处理器，通过组织大量低精度乘法单元，构建了高效的可重构乘法器。设计了外围可重构计算电路以构成乘累加单元，使该单元能够灵活支持多种精度、多种计算类型以及多种数据通路的计算需求，从而显著提升硬件的对神经网络的兼容性与效率。