一种基于自整流忆阻器的存算一体阵列及其设计方法

本发明涉及神经网络硬件实现技术领域，具体公开一种自整流忆阻器的存算一体阵列及其设计方法。包括字线、位线和自整流忆阻器，字线和位线相互垂直，自整流忆阻器位于字线和位线的交叉处，自整流忆阻器的正端与字线相连，负端与位线相连，存算一体阵列采用二值计算模式，使用非0即1的数据与权重进行运算；相邻行或者相邻列的自整流忆阻器组成一个权重位，若为一比特权重，则计算单元包括一个权重位，若为n比特权重，则计算单元包括n个权重位；使用忆阻器的阻态来表示0或1，每一位权重由两个忆阻器的状态同时表示，同一权重位的两个自整流忆阻器阻态相反。本发明能消除自整流忆阻器在进行模拟计算时存在的非线性阻值读出带来的计算误差。