低引脚数芯片测试电路、测试方法及设备

本申请涉及一种低引脚数芯片测试电路、测试方法及设备，低引脚数芯片测试电路包括：控制模块与测试模块连接，输入输出引脚与功能模块和使能模块连接，使能模块分别与控制模块和测试模块连接；其中，使能模块选通测试模式时，控制模块根据第一测试需求生成独热码，以基于独热码选通测试模块；输入输出引脚根据第一测试需求生成第一测试信号，测试模块响应于第一测试信号生成测试结果；或者，使能模块选通功能模式时，输入输出引脚根据第二测试需求生成第二测试信号，功能模块响应于第二测试信号触发功能测试状态并生成测试结果，解决输入输出引脚数量无法满足芯片测试需求的问题。