一种适用于高性能原子级计算芯片的物理设计方法

本发明涉及集成电路设计领域，公开了一种适用于高性能原子级计算芯片的物理设计方法。本发明首先对RTL代码进行分析，进行模块分割并生成所需的存储器；接着进行逻辑综合，针对存储器至寄存器路径设立不同路径组并赋予不同权重；在布局布线阶段，依据各模块算法功能及数据流走向，实现顶层布局规划、模块布局规划、电源地规划、布局、时钟树综合、布线及设计规则检查；然后进行物理验证、时序分析、功耗与电压降分析，并通过充分的迭代优化，确保最终设计满足时序、功耗及电压降要求。本发明聚焦于高性能原子级计算芯片物理设计，有效应对计算密集、设计复杂度高、芯片规模大、功耗高等挑战，在保证高性能的基础上，提升了芯片的可靠性。