一种芯片辐射抑制电路

本公开涉及芯片设计技术领域，特别地涉及一种芯片辐射抑制电路，包括：原边地、副边地和隔离芯片；其中，所述原边地包括第一电容组，所述副边地包括第二电容组和第一磁珠组；所述第一电容组包括并联连接的第一去耦支撑电容组和第一差模滤波电容，所述第二电容组包括并联连接的第二去耦支撑电容组和第二差模滤波电容；所述第一去耦支撑电容组和所述第一差模滤波电容一端与所述隔离芯片的原边电源输入引脚连接，另一端与原边接地引脚连接；所述第二去耦支撑电容组和所述第一差模滤波电容一端与所述隔离芯片的副边电源输入引脚连接，另一端与副边接地引脚连接；所述第一磁珠组中的各磁珠的一端分别与所述隔离芯片对应的各副边引脚连接，另一端与外接线缆连接。