一种内存测试电路、内存控制器及微处理器架构

本申请提供一种内存测试电路、内存控制器及微处理器架构，应用于计算机技术领域，该电路包括配置模块和访存模块，配置模块用于存储模式配置信息，通过模式配置信息在多个预设测试模式中指定任意一个作为目标测试模式，访存模块响应于测试请求，按照目标测试模式向内存控制器发送测试内存的访问请求，以使内存控制器按照所得访问请求访问内存，本电路按照配置的目标测试模式对内存进行测试，测试过程不需要操作系统参与，可以节省启动操作系统所需耗时，提高内存测试效率，同时，用于测试内存的访问请求直接由内存测试电路提供，不再依赖于片上网络传输，可以避免引起其他干扰因素，从而提高测试结果的准确性。