一种内存测试电路、内存控制器及微处理器架构

本申请提供一种内存测试电路、内存控制器及微处理器架构，应用于计算机技术领域，该电路用于微处理器架构硅后调试过程中的内存测试，包括配置模块、过程控制模块以及多个测试模块，每一个测试模块搭载至少一种内存测试算法，配置模块存储模块配置信息，过程控制模块响应于测试指令，根据模块配置信息确定目标测试模块并控制各目标测试模块按照自身搭载的内存测试算法发送测试内存的访问请求，本电路的测试过程不需要操作系统参与，可以节省启动操作系统所需耗时，提高内存测试效率，同时，用于测试内存的访问请求直接由内存测试电路提供，不再依赖于片上网络传输，可以避免引起其他干扰因素，从而提高测试结果准确性。