基于FPGA并行的有限状态机与数据通道协同控制方法

本发明公开了基于FPGA并行的有限状态机与数据通道协同控制方法，涉及编程控制技术领域。包括有：S1：数据传输处理：通过设置的硬件架构，对待编程数据进行传输处理；S2：并行数据写入：对所述待编程数据进行复制，同时通过多通道IO接口，将复制的待编程数据传输至多工位芯片中，并进行写入操作；S3：数据校验：通将参考数据与FPGA并行处理芯片中的写入数据进行比较，并根据比较结果，获取得到FPGA并行处理芯片的最终校验结果。本发明通过FPGA并行处理芯片的硬件并行特性，实现了多工位芯片的同步数据写入和校验，同时摆脱了传统MCU顺序执行的线性流程，并通过状态机与数据通道的协同运行，实现了多任务并行，提高了有效利用率。