计算阵列集成电路和芯片

本公开实施例公开了一种计算阵列集成电路和芯片，其中，集成电路包括：至少一个时钟缓冲器，时钟缓冲器用于将输入的时钟信号延迟指定时长输出延迟后的时钟信号，不同的时钟缓冲器输出的延迟后的时钟信号不同步；多个计算阵列子电路，各时钟缓冲器耦接多个计算阵列子电路中的至少一个计算阵列子电路，每个计算阵列子电路获取各自对应的时钟缓冲器输出的延迟后的时钟信号。本公开实施例可以减少瞬时的动态功耗压力，提高电路安全性。