摘要
本发明的一个技术方案是提出了一种互补3T存储单元。本发明的另一个技术方案是提出了一种高密度双向内容寻址存储器与存内逻辑一体化eDRAM宏单元。本发明提出了一种新型的基于eDRAM的架构,通过优化存储单元结构和读出电路,显著提升了存储密度,同时支持双向CAM搜索和存内逻辑运算。该技术适用于人工智能加速器、网络路由器、基因组分析等需要高效并行搜索和近内存计算的数据密集型应用。
技术关键词
感应放大器
内容寻址存储器
位线
NMOS管
晶体管
读出放大器电路
PMOS管
高密度
存储阵列
逻辑
时序控制单元
动态
节点
人工智能加速器
反相器
存储单元结构
栅极
基因组分析
网络路由器