一种基于动态规划的芯片线路详细布局优化方法

本发明公开一种基于动态规划的芯片线路详细布局优化方法，在芯片电路布线的时序驱动的详细布局流程中，包括步骤：将初始晶体管位置静态时序分析，识别出关键路径上的负slack区域，并以此区域为目标开展启发式优化；自适应搜索窗口界定：根据单元对路径时序的影响动态调整其可移动范围，使优化聚焦于关键区域，避免对非关键区域的无谓扰动；基于动态规划的细粒度单元移动：在局部窗口中枚举所有合法单元排列，结合时序成本与合法性约束，精确求解最优布局方案。本发明能够确保在不同目标密度和布局资源下具有足够的泛化能力，考虑全局布局阶段生成的局部范围内不同单元之间的相互作用。