针对堆叠封装芯片中铟柱连接缺陷的电学模型及检测电路

AITNT
正文
推荐专利
针对堆叠封装芯片中铟柱连接缺陷的电学模型及检测电路
申请号:CN202510905005
申请日期:2025-07-01
公开号:CN121035102A
公开日期:2025-11-28
类型:发明专利
摘要
本申请提供一种针对堆叠封装芯片中铟柱连接缺陷的电学模型及检测电路。电学模型包括:铟柱到读出电路的衬底的等效电容;铟柱到读出电路的衬底的第一等效电阻,其与等效电容并联连接;铟柱中心到其顶端的第二等效电阻,第一等效电阻与等效电容并联连接后的第一端与第二等效电阻的一端连接;铟柱中心到其底端的第三等效电阻,其一端分别与第二等效电阻的一端和第一端连接;电极的第四等效电阻,其一端与第二等效电阻的另一端连接;以及焊盘的第五等效电阻,其一端与第三等效电阻的另一端连接。通过使用电学模型能够对每个像素阵列内铟柱连接的短路、开路进行检测,从而能够对每个像素内铟柱连接的可靠性进行检测,确定其缺陷的类型和位置。
技术关键词
读出电路 锁存电路 电阻 封装芯片 可调电流源 铟柱 电压 衬底 开关 传感器 电容 输入端 处理器 像素阵列 电极 计算机设备 可读存储介质
系统为您推荐了相关专利信息
1
喷墨芯片结构
喷墨芯片 加热电阻器 电阻层 绝缘材料 凹陷结构
2
一种乘用车集成系统
空气压缩机 集成系统 乘用车 储气罐 电子传感器
3
混合拟合的FPGA技术混沌信号发生器实现方法
混沌信号发生器 忆阻混沌系统 忆阻混沌模型 优化硬件架构 混沌系统模型
4
一种宽量程多通道高阻测试仪
测试仪 待测电阻 电流采样单元 处理器 校准电阻
5
一种GIS导体轻量化设计方法、系统、设备及存储介质
三维仿真模型 轻量化设计方法 导体 关键尺寸参数 损耗
添加客服微信openai178,进AITNT官方交流群
驱动智慧未来:提供一站式AI转型解决方案
沪ICP备2023015588号