一种FPGA的三态PUF电路及其密钥生成方法

本发明公开了一种FPGA的三态PUF电路及其密钥生成方法，包括上下两路与门以及第一至第n级模块，第一至第n‑2级模块以及第n级模块均为选择器且每一级有上下两路选择器，第n‑1级模块为上下两路LUT；两个与门与第一级的选择器并行连接且交叉连接，当前级的选择器与下一级的选择器并行连接且交叉连接，第n‑2级的两个选择器的输出端分别与第n‑1级的两个LUT的输入端连接；第n‑1级的两个LUT的第一输出端分别通过一个非门与第n级的选择器并行连接且交叉连接；第n级的两个选择器的输出端分别与两个与门的一个输入端连接；本发明的优点在于：在有限的资源下提高PUF的扛机器学习能力，使其难以被破解。