一种基于时序关键度的路由方法及系统

本发明涉及芯片设计技术领域，具体公开了一种基于时序关键度的路由方法及系统，通过将物理布局抽象为节点网络，构建总布线长度与关键路径长度的加权代价函数；采用最小生成树算法迭代扩展路径并记录寄生参数；基于重合路径长度与节点时序关键度的乘积计算合并代价值，合并最大收益节点对生成虚拟节点，循环优化直至满足收敛条件，实现布线资源优化与时序关键路径延迟降低的双重目标。本方法以更为精确的时间延迟模型为基础，定义了综合考虑总体路由代价和时序关键负载节点路由代价的目标函数，使得时序分析更加准确。能够在降低总体路由代价的同时，按照关键度的紧要程度降低负载节点的信号延迟和时钟周期的大小，有效地增加了芯片的运行速度。