一种芯片、PCIe链路错误处理方法及芯片系统

本申请实施例公开一种芯片、PCIe链路错误处理方法及芯片系统，涉及集成电路技术领域，便于精准故障隔离，缩小业务中断范围。所述芯片包括：链路错误处理模块，配置为响应于检测到芯片PCIe端口的下游链路错误事件，保持所述PCIe端口处于连接状态，通过芯片内部总线向片上微控制器发送中断信号；中断信号携带有指示故障设备总线号、设备号和功能号的错误源标识；片上微控制器，配置为根据错误源标识查找PCIe端口对应的设备树拓扑表，定位故障设备连接的总线所属的目标端口；以及，通过目标端口的链路控制寄存器断开故障设备与目标端口之间的PCIe链路。本申请适用于检测PCIe总线错误的场景中。