基于统一接口的RISC-V架构的人工智能加速装置及加速方法

本发明提出一种基于统一接口的RISC‑V架构的人工智能加速装置，包括：处理器、接口以及人工智能加速器，处理器，用于程序整体控制与人工智能加速器指令的转发；接口，用于处理器与人工智能加速器间的信息交互；至少一个人工智能加速器，用于执行人工智能计算任务；其中接口，用于传递三组信号，分别为：Issue信号组、Kill信号组和Completed信号组，Issue信号组，用于指令的发送，将指令信息从处理器传输至指定的人工智能加速器；Kill信号组，用于指令中止，在处理器检测到指令推测错误或无效时通知人工智能加速器中止人工智能计算任务的执行；Completed信号组，用于向处理器反馈人工智能计算任务执行的结果，和/或中间数据，和/或人工智能计算任务的执行状态。