一种基于FPGA的NVME低延迟数据传输控制系统及方法

本发明的目的是提供一种基于FPGA的NVME低延迟数据传输控制系统及方法，通过采用CPU+FPGA的方式，实现对NVME进行多盘控制的同时，通过PCIE DMA技术，将CPU的SQ和CQ门铃操作，以及中断操作，移植到FPGA中处理，以实现NVMe的高速数据传输；与传统NVME控制系统体系对比可见，本发明将CPU的NVME协议栈的一部分在FPGA中实现，打破了传统架构中CPU与NVME交互时频繁读写DDR的行为，另外，需要说明的是，由于CPU执行命令时依赖中断的执行，所以，在多盘时会面临中断风暴，导致CPU无法空闲出执行有效命令，而FPGA无需执行中断，因此，极大程度上减轻了CPU的中断压力，从而实现低延迟的效果。