一种有限域求逆运算的低延时抗功耗分析硬件掩码方法

本发明公开了一种有限域求逆运算的低延时抗功耗分析硬件掩码方法。该方案包含一个由DOM‑indep乘法掩码方案防护的掩码乘法模块A、一个掩码倍方模块L1、两个由DOM‑dep乘法掩码方案防护的掩码乘法模块B1和B3、一个由DOM‑dep乘法掩码方案防护的掩码乘法模块B2、一个掩码倍方模块L2和四个由DOM‑dep乘法掩码方案防护的掩码乘法模块C1、C2、C3和C4。本发明的掩码实现能提供d阶抗功耗分析的侧信道安全能力，并显著降低了对随机数和芯片面积的需求，可应用于AES和SM4等采用求逆作为非线性部件的加密算法的抗侧信道防护。