异步复位状态可控的触发器电路结构

本发明涉及芯片技术领域，尤其涉及一种异步复位状态可控的触发器电路结构，包括第一触发器、第二触发器、复位设置模块和置位设置模块，其中，第一复位数据端和第一置位数据端均用于接收第一复位信号，第二复位数据端和第二置位数据端均与第二输出端相连，复位输出端与第一复位端相连，置位输出端与第一置位端相连，所述第二复位端用于接收第二复位信号；复位输出端输出的信号和置位输出端输出的信号为互斥关系，当第一复位信号有效时，所述第一触发器被第一复位端复位为0或者被第一置位端置位为1。本发明能够根据应用需求控制触发器的异步复位状态。