半导体结构的制备方法及半导体结构

本发明提供了一种半导体结构的制备方法及半导体结构，由于充分利用了芯片的纵向空间，在衬底内的浅沟槽隔离结构上依次形成栅介质层、有源层以及第一源漏层，以构成纵向设置的高压栅氧化层MOS管，从而减小高压栅氧化层MOS管的横向面积，提高了高压栅氧化层MOS管所处芯片的集成度。由于高压栅氧化层MOS管位于衬底内浅沟槽隔离结构的上方，和芯片中位于衬底内的第一MOS管处于不同的水平面，以降低了高压栅氧化层MOS管对相邻的第一MOS管的干扰。因此本发明中高压栅氧化层MOS管和相邻第一MOS管之间无需设置隔离结构，并缩减了高压栅氧化层MOS管和相邻第一MOS管的水平间距，不仅降低了芯片的整体面积，进而进一步提高了芯片的集成度，还降低了芯片的制备成本。