一种插损测试系统、插损测试方法、设备及介质

本发明公开了一种插损测试系统、插损测试方法、设备及介质，涉及芯片测试技术领域，在插损测试系统中设置了插损板，插损板上通过不同组测试端口实现了不同大小的插损的模拟，同时配合第一切换开关和第二切换开关，能够实现多段损耗之间的自动切换，从而基于不同组测试端口对应的不同大小的插损对待测芯片进行测试，最终根据测试端口已知的插损以及不同组对应的测试结果来确定待测芯片的插损的具体值。通过自动切换多段损耗来实现不同插损测试要求的在线灵活配置，最终输出待测芯片的插损的具体值，实现对待测芯片的插损的精确测试，对于不同插损值的芯片可以进行分类，应用于不同要求的产品或客户，从而提高了芯片的测试良率，节约了芯片的成本。