一种实现Radix-16运算的整数除法器、方法、芯片及电子设备

本申请公开一种实现Radix‑16运算的整数除法器、方法、芯片及电子设备，属于电子技术领域。该整数除法器包括：预处理模块、迭代计算模块和后处理模块，迭代计算模块包括：4级依次连接的Radix‑2子运算模块；一次迭代Radix‑16中当前级Radix‑2产生1位商及余数更新包括：获取初始化除数d和部分余数wj；根据部分余数wj确定当前级Radix‑2的1位商qj；按照预设的迭代递推规则得到更新的部分余数wj+1，将更新的部分余数wj+1输出至下一级Radix‑2子运算模块；后处理模块将每一级Radix‑2产生的1位商合并生成4位商，再将4位商合并作为Radix‑16除法运算的最终商值。