芯片设计中的数据流并行加速处理方法及系统

本发明提供芯片设计中的数据流并行加速处理方法及系统，涉及芯片设计技术领域，包括通过预设规模分块数据流，建立算力分级的计算资源池和访问速度分级的存储资源池，实现存储资源与计算任务的优化分配；划分并行处理单元，确定数据处理顺序；设置共享缓存区域建立分布式缓存同步网络，基于缓存标识符和Lamport逻辑时钟机制实现同步控制；生成资源竞争度矩阵，根据访问热度图谱重新编排任务。本发明提高了芯片处理数据流的效率和资源利用率，减少了资源竞争冲突。