元件分组排序方法、装置、存储介质及计算机设备

本申请提供的元件分组排序方法、装置、存储介质及计算机设备，在仿真节点分析时，先获取初始元件组及其元件参数和元件个数，以基于元件参数确定每一元件的延时时间，进而计算得到初始元件组的总等待时间；然后根据总等待时间，采用贪心算法对初始元件组进行元件排序优化，得到总等待时间最短的最优元件组，从而能够结合元件特性充分考虑元件之间的计算时间差异，最大程度地减少元件之间的等待时间；最后根据元件个数构建多个元件分组，并按照最优元件组的元件排序，依次采用贪心算法将各个元件更新至相应的元件分组中，以使每一元件分组的等待时间最短，从而可以充分利用FPGA的并行计算能力，自适应优化元件分组，进一步提高仿真效率。