保持寄存器

本申请提供一种保持寄存器，控制信号处理模块、第一锁存模块和输出模块；控制信号处理模块通过可关断电源和常开电源供电，用于生成时钟信号和保持信号；第一锁存模块通过可关断电源和常开电源供电，与控制信号处理模块和输出模块均耦接，用于在可关断电源供电时，在时钟信号和保持信号的控制下，锁存接收的输入信号以及通过输出模块输出输入信号；在可关断电源掉电而仅由常开电源供电时，在保持信号的控制下，将输入信号在可关断电源掉电时最后的状态锁存，并在可关断电源恢复供电时，通过输出模块将输入信号最后的状态输出；输出模块通过可关断电源供电。本申请保持寄存器，结构紧凑，占用的芯片面积较少。