延迟单元电路

本申请公开了一种延迟单元电路，包括首级反相器、末级反相器和至少一个中间级反相器。本申请通过在中间级反相器中引入等效二极管单元，解决现有延迟单元电路因需要大量反相器级数才能获得较大延迟值而导致的芯片面积增大和功耗累积问题。等效二极管单元包括第一PMOS管，其漏极、栅极和衬底三端耦接作为阴极，源极耦接至电源端作为阳极，串联在电源端与中间级反相器之间。当同级第二PMOS管导通时，等效二极管单元处于正向导通状态，产生压降使同级其他MOS管的工作电压降低，实现了延迟增加与功耗降低的协调控制。