基于FPGA的混合精度低资源数字控制振荡器实现方法及系统

本发明涉及数字信号处理技术领域，具体公开了一种基于FPGA的混合精度低资源数字控制振荡器实现方法及系统，所述方法包括：将32位相位累加器划分为高位24位主频控制段与低位8位动态补偿段，通过双进位链并行执行相位累加，其中，高位段接收频率调谐字FTW的高24位以控制主频，低位段接收FTW的低8位并叠加溢出余数以动态补偿相位误差。本发明实施例的基于FPGA的混合精度低资源数字控制振荡器实现方法通过混合精度相位累加、层次化混合存储、高阶插值重构与动态相位补偿的协同创新，系统性解决了传统NCO在资源占用、相位连续性、波形精度及时序性能上的核心问题。