一种多芯片并联布局的分立器件封装结构

本发明公开了一种多芯片并联布局的分立器件封装结构，属于半导体器件封装技术领域，解决了现有分立器件并联寄生参数大而功率模块成本高的问题。多芯片并联布局的分立器件封装结构包括漏极金属基板，功率半导体芯片，支撑定位螺柱，栅极引出端子，源极引出端子，键合线，PCB板，支撑壳体；所述漏极金属基板与功率半导体芯片漏极相连，功率半导体芯片的栅极和源极与PCB板上的铜焊盘、栅极引出端子和源极引出端子与PCB板上的铜焊盘通过键合线连接。本发明提高了器件的功率密度，降低了器件整体的寄生参数，降低了生产成本，提高了可靠性。