一种高叠层高带宽打线封装结构及方法

本发明涉及芯片封装技术领域，具体地说是一种高叠层高带宽打线封装结构及方法。包括基板，所述的基板上设有芯片模组一、IO接口模组，芯片模组一通过引线与基板键合，芯片模组一上端设有一层以上的芯片模组二，芯片模组二通过引线与IO接口模组键合。同现有技术相比，可以实现在常规封装尺寸内封装更多数量的芯片，同时对封装内互连的芯片模块增加IO接口以增加带宽。