一种基于FPGA的SM4异构加速系统

本发明涉及SM4算法硬件加速技术领域，且公开了基于FPGA的SM4异构加速系统，包括主机端CPU、SM4密钥库和FPGA加速卡，FPGA加速卡与主机端CPU通过PCIe接口实现高速数据交互；主机端CPU建立密文数据到SM4加密轮密钥的映射，并将该映射写入SM4密钥库，SM4密钥库通过预存入的轮密钥为SM4解密程序提供加速支持作用；密文数据到SM4加密轮密钥的映射程序为：将密文数据映射到明文数据的初始密钥版本号；将版本号映射到初始密钥；将初始密钥映射到轮密钥。本发明采用CPU+FPGA架构，具备显著加速解密过程的优点，用以解决解密过程需要重复计算轮密钥造成计算资源浪费的技术问题。