超高速相位插值器的误差校准方法

本申请涉及高速串行接口芯片领域，公开了一种超高速相位插值器的误差校准方法。该方法包括幅度校准、边沿寻找、参考时钟延时校准、多相位循环校准及线性插值等步骤，利用参考时钟上升沿过零点作为高精度时间基准，对选定离散相位的延时控制字进行逐一调整，并通过线性插值生成覆盖全相位范围的映射查找表，实现对相位插值器非线性误差的补偿。本申请能够在芯片正常运行前完成高精度线性度校准，显著提升时钟恢复精度，将非线性误差由±1.5LSB降低至±0.5LSB，降低系统误码率，且功耗与面积开销低。