一种芯片仿真加速系统

本发明涉及芯片技术领域，尤其涉及一种芯片仿真加速系统，包括{A1,A2,...,Am,...,AM}和{B1,B2,...,Bm,...,BM}；Bm={B0m,B1m,B2m,...,Bim,...,Bf(m)m}；第一类Bim用于从Am的输入端口获取输入激励和数据包并传输给B0m；B0m用于处理Am对应的输入激励和数据包，并生成输出数据发送至第一类Bim、第二类Bim；第二类Bim用于处理接收的输出数据并按照预设的时序输出至对应的下游模块；第一类Bim用于基于接收的输出数据以及第二类Bim的输出结果控制下一数据包的输入。本发明在保证芯片时序的前提下，加速了芯片仿真过程，提高了芯片仿真效率。