一种智能校准的多通道时钟芯片系统及控制方法

本申请属于时钟芯片技术领域，公开了一种智能校准的多通道时钟芯片系统及控制方法，该系统包括协处理器、初始锁相环、选择器和多个时钟输出支路；时钟输出支路包括互相连接的数控电路和分频器；初始锁相环用于接收输入时钟信号，对输入时钟信号进行倍频，得到参考时钟信号并通过选择器发送到至少一个时钟输出支路的数控电路；数控电路用于采用数字补偿算法消除参考时钟信号中的分布式传输延迟差异，根据消除延迟差异后的参考时钟信号生成目标时钟信号，并发送至对应的分频器。本申请能够缩小各个时钟输出支路的绝对同步误差，提高时钟芯片的应用场景多样性和灵活性。