时钟同步方法、芯片、及多芯片互联系统

本申请提供了一种时钟同步方法、芯片、及多芯片互联系统，从芯片与主芯片间通过高速通用互联总线和时钟专用物理管脚连接，从芯片的时钟同步方法包括：接收主芯片通过高速通用互联总线周期性发送的第一同步信号，根据第一同步信号对从芯片的计时器的高M位进行更新，以使从芯片与主芯片的计时器的高M位相等；接收主芯片通过时钟专用物理管脚周期性发送的第二同步信号，根据第二同步信号对从芯片的计时器的低N位进行更新，以使从芯片与主芯片的计时器的低N位相等；其中，M与N的和小于或等于K，K为计时器的位数，M、N和K均为正整数。该方法不再需要占用专用低速接口，如I2C或SPI，且对管脚的需求从最少4个降为了1个。