一种一二次融合柱上断路器低延迟控制方法及系统

本发明涉及断路器领域，具体涉及一种一二次融合柱上断路器低延迟控制方法及系统，方法包括FPGA同步采样电压、电流模拟信号并模数转换，内部硬件逻辑核并行计算至少含电流有效值、变化率及电压有效值的多维度电气特征量；MCU通过高速接口接收该特征量；MCU执行第一层级极速响应，比较电流变化率与预设门槛值，超限时由硬件电路直接生成第一跳闸信号；同时执行第二层级预测保护，运行自适应预测算法，基于历史与实时数据预测线路电气参数趋势，满足故障条件时生成第二跳闸信号；两信号发送至高速驱动模块，驱动断路器分闸。本申请缩短故障检测到跳闸的延迟，解决传统MCU串行处理延迟高问题，且自适应预测算法降低保护误动率。