一种分层重排序缓冲装置、处理器及其管理方法

本发明涉及处理器技术领域，尤其是涉及一种分层重排序缓冲装置、处理器及其管理方法。本申请将传统ROB拆分为顶层重排序缓冲模块与多个子功能重排序缓冲模块，子功能重排序缓冲模块独立管理特定类型指令的乱序提交与顺序退休，并自主分配指令标识符，实现对同类指令的高效压缩管理；顶层重排序缓冲模块作为指令容器，通过表项标识符继承与比较机制跟踪指令顺序与依赖，支持直接寻址，避免链表线性查找延迟。该设计在同等芯片面积下可提升指令压缩率与乱序执行窗口；或在同等性能下减少ROB表项数量，节约面积并改善时序。