算术逻辑单元并行处理系统、方法及电子设备

本发明提供了一种算术逻辑单元并行处理系统、方法及电子设备，涉及芯片架构处理领域，该算术逻辑单元并行处理系统包括：指令发射单元、写回单元以及包含若干算术逻辑单元的多个ALU组；其中，指令发射单元分别与每个ALU组的输入端相连接；每个ALU组的输出端与写回单元相连接；每个ALU组的输入端分别与当前ALU组中所有算术逻辑单元的输入端相连接；每个ALU组的输出端分别与当前ALU组中所有算术逻辑单元的输出端相连接；该方案能够使用相同的算术逻辑运算部件实现归约指令和向量算术逻辑运算，减少向量算术逻辑运算部件的数量和面积，提高向量算术逻辑运算部件的利用率。