时钟信号的校准电路及高带宽存储器

本公开实施例公开了一种时钟信号的校准电路及高带宽存储器。校准电路包括：调整电路、选择电路、合并电路和检测电路。调整电路，被配置为接收相位依次增大的n个时钟信号，响应于延时控制信号，对n个时钟信号中的目标时钟信号的延时进行调整，并传输n个时钟信号。选择电路，被配置为在n个时钟信号中选择出参考时钟信号和目标时钟信号。合并电路，被配置为基于目标时钟信号和参考时钟信号的相位差进行合并，生成夹角信号。检测电路，被配置为检测夹角信号的占空比，生成目标时钟信号对应的延时控制信号。